QXD0005 - ARQUITETURA DE COMPUTADORES - 02A - 2024.2

Iniciado em	quinta, 20 fev 2025, 14:05
Estado	Finalizada
Concluída em	quinta, 20 fev 2025, 14:42
Tempo empregado	36 minutos 57 segundos
Avaliar	**7,75** de um máximo de 10,00(**78%**)

Navegação do questionário

i 1 2 3 4 5

Mostrar uma página por vez

Terminar revisão

Informação

Marcar questão

Considere que os endereços mostrados abaixo são acessados sequencialmente por uma CPU de 32 bits conectada a 4 memórias (0 a 3) que, juntas, cobrem toda a faixa de endereçamento da
CPU. Assumindo que as memórias possuem o mesmo tamanho, responda os itens a seguir.

0x01234567
0x89ABCDEF
0xFEDCBA98
0x76543210
0x1234AB00
0x34AB0012
0x43BA0021
0xAB001234
0x5AA5A55A
0x1807AFCC

Questão 1

Correto

Atingiu 2,00 de 2,00

Marcar questão

Quantas vezes cada uma das memória é acessada?

Memória 0: 4 ✓

Memória 1: 3 ✓

Memória 2: 2 ✓

Memória 3: 1 ✓

Sua resposta está correta.

A resposta correta é:
Quantas vezes cada uma das memória é acessada?

Memória 0: [4]

Memória 1: [3]

Memória 2: [2]

Memória 3: [1]

Questão 2

Parcialmente correto

Atingiu 1,75 de 2,00

Marcar questão

Qual a faixa de endereçamento (considerando os endereços da CPU) de cada memória? Indique a resposta em notação hexadecimal (utilizando o prefixo '0x') de 32 bits.

Memória 0: 0x00000000 ✓ a 0x0FFFFFFF ✗

Memória 1: 0x40000000 ✓ a 0x7FFFFFFF ✓

Memória 2: 0x80000000 ✓ a 0xBFFFFFFF ✓

Memória 3: 0xC0000000 ✓ a 0xFFFFFFFF ✓

Questão 3

Correto

Atingiu 1,00 de 1,00

Marcar questão

Qual o tamanho, em bytes, de cada memória?

Resposta: 1 ✓ GB ✓

Sua resposta está correta.

A resposta correta é:
Qual o tamanho, em bytes, de cada memória?

Resposta: [1] [GB]

Questão 4

Parcialmente correto

Atingiu 1,00 de 3,00

Marcar questão

Dado um sistema com uma única memória cache de 32KB e 2048 bytes por linha, com mapeamento associativo por conjunto e 4 conjuntos, política de substiuição LFU, com a linha vitima sendo a de menor índice quando houver mais de uma linha vitima possível, e responda os itens abaixo, considerando a mesma sequência de endereços mostrada na questão 1 e que a cache está inicialmente zerada.

a) Quantas são as linhas por conjunto?

4 ✓

b) Quantas vezes ocorre um cache-hit?

0 ✓

c) Se todos os acessos forem de escrita e a política de escrita for write-back, quantas linhas terão o bit d =1 após o último acesso?

4 ✗

d) Quantas linhas terão o bit v=0 após o último acesso?

12 ✗

e) Quais endereços correspondem, respectivamente, ao primeiro e ao último byte da última linha que foi trazida da memória (Responda em hexadeciamal)?

Primeiro: 0x1807AFCC ✗

Últmimo: 0x1807B7CB ✗

Questão 5

Correto

Atingiu 2,00 de 2,00

Marcar questão

Marque V ou F para as afirmativas abaixo:

(V ✓) Ambas as memórias SRAM e DRAM são voláteis.

(F ✓) As SDRAM são memórias DRAM estáticas e por isso não necessitam de refresh.

(F ✓) O princípio de localidade temporal fundamenta o funcionamento da cache, referindo-se ao fato da CPU gastar menos tempo acessando a cache do que acessando a memória principal.

(V ✓) Um único módulo de E/S pode controlar mais de um dispositivo.

(F ✓) Considerando a hierarquia de memória, as memórias com maior capacidade possuem um custo maior.

(F ✓) Não ocorrem interrupções quando a tranferência de dados dos módulos de E/S ocorre de forma programada ou por DMA.

Sua resposta está correta.

A resposta correta é:
Marque V ou F para as afirmativas abaixo:

([V]) Ambas as memórias SRAM e DRAM são voláteis.
([F]) As SDRAM são memórias DRAM estáticas e por isso não necessitam de refresh.
([F]) O princípio de localidade temporal fundamenta o funcionamento da cache, referindo-se ao fato da CPU gastar menos tempo acessando a cache do que acessando a memória principal.
([V]) Um único módulo de E/S pode controlar mais de um dispositivo.
([F]) Considerando a hierarquia de memória, as memórias com maior capacidade possuem um custo maior.
([F]) Não ocorrem interrupções quando a tranferência de dados dos módulos de E/S ocorre de forma programada ou por DMA.

Terminar revisão

©2020 - Universidade Federal do Ceará - Campus Quixadá.
Todos os direitos reservados.
Av. José de Freitas Queiroz, 5003
Cedro – Quixadá – Ceará CEP: 63902-580
Secretaria do Campus: (88) 3411-9422

Obter o aplicativo para dispositivos móveis